나노 플로팅 게이트 메모리 구조에서 단차형상산화막을 이용한 multi-bit특성의 구현

Abstract

정보화 시대가 도래함에 따라 정보통신 수요의 다양화 및 대용량화가 급격히 요구되고 있다. 반도체 분야에 종사하는 엔지니어들은 정보전자사회의 핵심소자인 메모리소자를 정보화 사회에서 요구하는 성능으로 만족시키기 위하여 현재 양산되는 소자들보다 고성능화, 고집적화하기 위하여 주력하고 있다. 메모리 용량의 증가를 위해서는 셀 소자의 크기를 줄이는 것이 가장 일반적인 방법이다. 그러나 기존의 공정기술인 노광기술과 식각기술을 이용하여 소자의 크기를 작게 만드는 데는 불확정성원리, 터널링효과, 그리고 단채널효과 등의 한계로 인하여 소자의 불량증가에 따른 신뢰성 저하의 문제점을 드러내고 있다. 결국 현재의 기술을 이용하면서, 대용량 소자를 구현하기 위하여 멀티레벨, 멀티비트 플래시 메모리에 대한 관심이 증가하고 있다. 본 논문에서는 위에서 말한 문제점을 극복하기 위하여 대표적인 차세대비휘발성메모리 중의 하나인 나노플로팅게이트메모리의 멀티레벨 셀을 구현하고자 한다. 이는 기존 Nano-floating gate memory (NFGM)의 일반적인 구조에 간단한 식각공정만을 추가함으로써 가능하다. 다시 말해서 일반적인 NFGM구조에 존재하는 콘트롤산화막을 식각함으로써 단차를 형성하는 이른바 단차형상콘트롤산화막을 도입한다. 하나의 셀에 존재하는 콘트롤산화막의 두께 차이는 터널링산화막에 걸리는 전기장의 분포가 부분적으로 달라지게 한다. 즉 콘트롤산화막에 적절한 두께의 단차를 형성함으로써 터널링산화막에 걸리는 전기장분포를 원하는 대로 조절하는 것이 가능해진다. 결국 나노플로팅게이트에 저장되는 전하의 양을 불연속적으로 조절하여 NFGM의 멀티레벨을 구현한다. 이와 같은 개념의 확인을 위하여 NFGM의 MOS capacitor를 제작하였다. 터널링산화막으로는 누설전류의 특성이 좋은 SiO2 열산화막을 사용하였으며, 플로팅게이트로는 일함수가 큰 금속인 Au를 사용하였다. 생성된 Au의 크기는 11nm이고, 밀도는 3.5x1011cm-2이다. 본 연구에서 핵심이 되는 콘트롤산화막은 HfO2를 사용하였다. 이는 터널링산화막인 SiO2보다 유전율이 높은 high-k물질을 사용함으로써, 낮은 전압으로도 Si기판으로부터 효율적인 터널링을 유도함과 동시에 전압의 분리를 얇은 콘트롤산화막으로도 가능하게 하기 위해서이다. HfO2는 ALD (Atomic Layer Deposition)를 이용하여 증착하였고, ICP(Ion Coupled Plasma)를 이용하여 일부를 건식 식각함으로써 단차형상산화막을 제작하였다. 마지막으로 상부 전극 Pt를 증착하여 multi-level특성 확인을 위한 시편을 완성하였다. 구조의 멀티-레벨 전기적 특성을 확인하기 위하여 Precision LCR meter (HP 4285A)를 이용하여 sweep voltage를 변화시켜가며 정전용량-전압 특성 (Capacitance-voltage characteristic)을 측정하였으며, 얻어진 데이터를 통하여 flatband voltage (VFB)를 계산하였다. 또한 전압에 따른 누설전류를 측정함으로써, 터널링산화막과 단차형상콘트롤산화막의 사이에 위치한 나노입자 플로팅게이트에 의하여 발생하는 내부 전기장의 영향을 평가하였다. 단차형상산화막은 결국 콘트롤산화막의 부분적인 두께의 차이에 의하여 각각의 터널링산화막에 유도되는 전기장의 크기를 조절하기 위함이다. 이로써 콘트롤산화막의 얇은 부분과 두꺼운 부분의 각각 아래에 위치한 나노금속으로의 전자가 터널링되는 양을 조절함으로써, 불연속적인 정보저장이 가능하게 된다. 인가전압에 따른 flatband voltage와 누설전류특성의 변화를 관찰한 결과, 콘트롤산화막에 단차가 형성된 경우에는 특정전압에서 얇은 콘트롤산화막의 아래 위치한 나노입자로의 터널링이 한 번 일어나고, 이후 인가전압이 증가함에 따라 두꺼운 콘트롤산화막 아래 위치한 나노입자로의 터널링이 다시 한 번 전하의 저장이 일어남으로써 메모리윈도우가 약 3V이상 증가하였다. 또한 내부전기장에도 영향을 끼치므로, 한번 sweep을 할 때에 2개의 turnaround voltage가 발생하였다. 이는 단차형상산화막에 의한 불연속적인 전하의 저장을 설명해주는 중요한 결과이며, 본 연구에서 목적하는 멀티레벨 메모리 구현의 가능성을 보여준다. 이와 같이 산화막의 두께차를 이용한 전압의 부분제어는 절연막이 도입되는 여타 메모리로의 활용이 가능하다. 따라서 강유전체 메모리의 MFIM구조에 적용하여 인가전압에 따른 정전용량과 분극의 양을 평가해본 결과, 단차형상산화막의 영향으로 인한 두 번의 불연속적인 분극이 일어남을 관찰하였고 멀티-비트로의 구현 가능성을 확인할 수 있었다. 본 연구는 나노입자를 전하 포획층으로 하는 NFGM 뿐 아니라 산화막을 구비하는 여타의 바휘발성메모리 소자에도 곧바로 응용할 수 있는 독창적인 아이디어이며, 실현가능성이 매우 높은 구조이다. 따라서 이를 소자에 적용한다면 소자의 물리적 크기를 기존대로 유지한 채로 실질적인 집적도를 크게 증가시킬 수 있을 것으로 기대된다.