터널 장벽 조절을 이용한 텅스텐 실리사이드 나노부유게이트 메모리 소자의 전기적 특성 연구

Abstract

본 논문에서는 터널장벽조절을 이용한 WSi2 NFGM 소자를 제작하여 차세대 비휘발성 메모리 소자로의 응용 가능성과 함께 동작 속도와 retention특성 사이의 trade-off 문제 해결 가능성에 대해 연구하였다. WSi2나노입자는 스퍼터링 방법으로 WSi2 박막을 1~2 nm 두께로 얇게 증착한 후, 1000 oC 에서 1분 동안 RTA를 이용하여 제조하였으며, TEM을 통하여 분석한 결과 2.5 nm 크기의 WSi2 나노입자가 4.5 nm 두께의 SiO2 터널 산화막과 30 nm 두께의 SiO2 컨트롤 산화막 사이에 균일한 크기와 3.59×1012cm-2의 높은 밀도를 지니는 단일 층으로 잘 형성 되어 있음을 확인할 수 있었다. WSi2 nano floating gate capacitor의 C-V hysteresis 곡선을 통하여 WSi2 나노입자의 메모리 효과를 확인할 수 있었으며, 이를 바탕으로 터널장벽조절(TBE 터널 산화막)을 이용한 WSi2 NFGM 소자를 제작하였다. SiO2, VARIOT(ONO), crested(NON)의 세 가지 터널 산화막을 이용한 WSi2 NFGM 소자의 1.0 V memory window에서의 동작속도와 106초 후의 전하손실(retention) 특성은 각각 50 ms, 83.3 %(SiO2), 100 ms, 33.3 %(VARIOT), 80 ms, 31.5 %(crested) 였다. 이를 통하여 터널 장벽조절을 이용한 WSi2 NFGM 소자의 메모리 효과와 비휘발성 특성을 확인할 수 있었다. 또한 SiO2 터널 산화막의 경우에서는 빠른 동작 속도와 긴 retention 특성을 동시에 향상 시킬 수 없는 trade-off 문제를 확실히 확인할 수 있었으며, 이와는 달리 TBE 터널 산화막의 경우에는 SiO2의 경우보다 두꺼운 EOT에도 불구하고, 확연히 나쁘지 않은 동작 속도와 두꺼운 물리적 두께(7~8 nm)로 인하여 훨씬 우수한 retention 특성을 가지는 것을 확인 할 수 있었다. 더욱이, EOT 조절을 통하여 빠른 동작속도 역시 얻을 수 있음을 확인하였다. 이러한 결과를 통하여 터널장벽조절을 이용한 WSi2 NFGM소자가 차세대 비휘발성 메모리로의 응용 가능성이 있음을 확인하였으며, TBE 터널 산화막을 사용함으로써 빠른 동작속도와 긴 retention 특성을 동시에 얻을 수 있어 현재 플래시 메모리 소자의 문제점인 동작속도와 retention의 trade-off 문제를 해결할 수 있음을 확인하였다.; The trade-off between programming/erasing (P/E) speeds and charge retention characteristic is emerging problem of the nanocrystal memory devices with the conventional SiO2 tunnel barrier. To overcome the problem of the conventional SiO2 tunnel barrier, the variable oxide thickness (VARIOT) and crested tunnel dielectrics has been introduced as tunnel barrier of nonvolatile memory device. The fast P/E speeds and long retention time were achieved due to the thin equivalent oxide thickness and the thick physical thickness of VARIOT and crested dielectrics. In this study, we use a VARIOT and crested tunnel barrier composed of SiO2/Si3N4/SiO2 (ONO) and Si3N4/SiO2/Si3N4 (NON) layer to improve the P/E speeds and retention characteristics of WSi2 nanocrystal memory device. For the purpose of comparison, a control sample with the conventional SiO2 tunnel barrier was also prepared. The carrier charging effects and nonvolatile memory properties was observed by using C-V and I-V characteristics. The P/E speeds and charge loss rate were 50 50 ms, 83.3 %(SiO2), 100 ms, 33.3 %(VARIOT), 80 ms, 31.5 %(crested), respectively. These results imply that the conventional SiO2 tunnel barrier could not satisfy the fast P/E speed and long retention time, simultaneously. However, the P/E speeds of TBE (VARIOT, crested) tunnel barrier sample were slightly slower than that of SiO2 tunnel barrier sample and it is expected that the faster P/E speeds could be achieved at the same EOT of SiO2 tunnel barrier. Therefore, the WSi2 nanocrystal memory with engineered tunnel barrier has feasibility of application to the next generation nonvolatile memory device and possibility to overcome the trade-off between P/E speeds and charge retention characteristics.