차동 소비전력 분석에 의한 보안용 소자 공격에 대비한 회로설계 기법

Abstract

암호화 알고리즘은 원문을 암호문으로 변환함으로써 정보를 보호한다. 그러나 물리적으로 구현된 암호화 소자에서 암호화 동작시의 지연시간, 소비전력 또는 전자기파 방출 등의 정보를 조사함으로서 공격자는 암호화에 사용되는 중요한 정보인 비밀키를 복원해 낼 수 있다. 이를 부채널 공격 이라하며, 이중 소비전력의 정보를 이용한 차동 소비전력 분석 공격은 비교적 쉽고 간단하게 비밀키를 알아낼 수 있어 가장 많이 사용되는 부채널 공격 방법이다. 차동 소비전력 분석 공격은 데이터 값과 소비전력 사이의 상호연관성을 이용하는 것이다. 그러므로 차동 소비전력 분석 공격에 대비하기 위해서는 입력 데이터와 소비전력 사이의 상호연관성 을 제거하는 것이 중요하다. Data와 소비전력간의 상호연관성을 제거하기 위한 설계 기법으로 hiding 기법과 masking 기법이 있다. 하지만 기존의 설계 방법들은 면적 및 소비전력의 증가를 초례할 뿐 아니라, standard cell을 사용하지 못한다던지, 복잡한 routing 방법을 사용해야 하는 등의 설계상의 어려움이 있다. 본 논문에서는 입력데이터와 소비전력 사이의 상호 연관성을 제거하는 방법으로 무작위 전류회로를 이용하여 보안용 소자를 설계함으로써 차동전력 분석 방법에 대비하면서도, 암호화 회로와 무작위 전류회로를 모두 standard cell 만을 사용하여 설계 하는 기법을 제안하였다. 이 설계 기법은 standard cell 만을 이용하기 때문에 일반 디지털 회로 설계 방법으로 설계 할 수 있어, 회로 설계상의 어려움을 유발 하지 않는다.