RPMs 기술을 이용한 FPGA 기반의 시간-디지털 변환기의 정밀도 향상에 관한 연구

Abstract

TDC(Time to Digital Converter)는 나노초 혹은 피코초 단위의 극미세 시간을 디지탈 신호로 변환하는 장치로서 핵물리분야, 통신분야, 의료용 통신용 계측장비 분야에서 주로 사용되는 기술로 최근에는 TDC를 구현함에 있어 널리 알려진 아날로그 혹은 디지털 회로적인 방법이 아닌 사용자의 필요에 의해 재프로그래밍 가능한 비메모리 반도체 소자인 FPGA(Field Programmable Gate Array)를 사용하여 구현하는 방법에 대하여 많은 연구가 이루어지고 있다. 이런 FPGA가 재 프로그래밍이 가능하기 위해서는 사용자의 사용 여부에 관계 없이 내부에 와이어와 논리 소자를 가지고 있어야 하며 이러한 내부의 와이어와 논리 소자의 배치가 사용자의 프로그래밍에 따라 결정된다. 이런 까닭에 FPGA에서 TDC를 구현함에 있어 FPGA내부에 이미 주어진 논리 소자들을 어떻게 활용하느냐가 중요한 요소가 되며 또한 같은 형태의 로직이라 할 지라도 내부의 배치와 와이어의 연결에 따라 결과가 상이하게 나타나기 때문에 이러한 배치와 와이어의 연결이 FPGA상에서 TDC 설계에서 가장 중요하게 고려될 요소라 할 수 있다. 이러한 관점에서 본 논문에서는 FPGA를 이용한 TDC 구현 방법 중의 하나인 버니어 형태의 TDC를 구현함에 있어 FPGA의 메인 제조회사인 Xilinx사에서 제공하고 있는 FPGA 내부에 로직 소자 및 와이어의 배치를 결정하는 FPGA의 설계 기법 RPMs(Relationally Placed Macros)를 적용하여 TDC의 각 부분에 대한 구체적인 배치 룰을 제시함으로써 높은 해상도와 정밀도를 갖는 TDC를 구현하였다.