펌웨어 개발 및 검증을 위한 동기식 낸드 플래시 메모리 기반 하드웨어 플랫폼 설계 및 구현

Abstract

스마트폰, 스마트 태블릿 등과 같은 휴대성이 뛰어난 전자기기에 낸드 플래시 메모리 기반의 저장장치가 주로 사용되고 있다. 이는 낸드 플래시 메모리의 다음과 같은 특성에 기인한다. 첫째, 낸드 플래시 메모리는 비휘발성 메모리로써 소비전력이 낮고, 기계적 구조가 아니기 때문에 외부의 충격으로부터 강한 내구성을 갖는다. 둘째, 셀 당 한 비트를 저장할 수 있는 Single-level Cell 기술에서 셀 당 두 비트 이상을 저장할 수 있는 Multi-level Cell 기술이 개발되어, 가격 면에서 경쟁력을 갖추게 되었다. 셋째, 10 ㎚ 공정 기술이 개발됨으로써 낸드 플래시 칩의 전체 용량이 증가하게 되어, 대용량의 멀티미디어 데이터를 저장하기에 적합하다. 하지만 이러한 낸드 플래시 메모리는 덮어쓰기가 불가능하고, P/E(Program and Erase) 사이클이 존재한다. 또한 지우기 명령을 처리하는 단위와 읽고, 쓰기위한 명령을 처리하는 단위가 달라 이를 효율적으로 처리하기 위한 메커니즘이 필요하다. 이처럼 낸드 플래시 메모리에 존재하는 태생적인 단점을 극복하고, 효율적으로 낸드 플래시 메모리를 관리하기 위해 Flash Translation Layer(FTL)로 불리는 소프트웨어 계층에 대한 다양한 기법이 연구되었다. 이와 같이 낸드 플래시 메모리를 효율적으로 관리하기 위한 펌웨어 개발 및 검증을 위해 본 연구에서는 동기식 낸드 플래시 메모리 기반 하드웨어 플랫폼을 개발 및 구현하였다. 동기식 낸드 플래시 메모리 기반 하드웨어 플랫폼 개발을 위해 본 논문에서는 동기식 낸드 플래시 메모리 컨트롤러를 설계하였으며, 이를 활용하여 ASIC 설계를 하였다. 또한 개발한 하드웨어 플랫폼을 활용하여, 사용 중 발생한 배드 블록을 재사용함으로써 스토리지 시스템의 수명을 향상시키는 Bad Block Reuse 기법을 제안한다.