산화아연기반 박막트랜지스터의 전기적 특성 및 신뢰성에 미치는 Cu 소스/드ㅡ레인 전극에의 Ca 도핑의 영향

Abstract

최근, Flat Panel Display (FPD)는 panel의 박막화, 사이즈의 대형화뿐만 아니라 해상도에 있어서도 기존의 Full High Definition (FHD, 1920ⅹ1080 pixel)에서 Ultrahigh Definition (UD, 3840ⅹ4320 pixel)급 이상으로 고 해상도 panel에 대한 개발의 요구가 높아지고 있다. 특히 80인치 이상의 대형 Liquid Crystal Display (LCD) panel에서 high resolution(>UD) 및 high frequency (>240Hz)의 성능을 구현하기 위해서는 high field effect mobility (>10Vs/cm2) 와 low resistive-capacitive (RC) delay 특성이 요구된다. Amorphous In-Ga-Zn-O 산화물 반도체 기판 박막트랜지스터 (a-IGZO TFTs)는 높은 전자 이동도, 높은 투과율 및 대면적의 저온 공정이 가능한 장점을 가진 재료로서 현재 일부 제품에 적용되고 있으나, 아직 대면적 TV panel의 channel 재료로서 공정 마진의 확보 및 소자 신뢰성의 개선이 시급하다. 또한, 향후 Low temperature poly silicon (LTPS) backplane을 대체하기 위해서는 더 높은 전자 이동도의 재료 개발이 필요하다. 한편, 대면적 TV panel에서 RC delay에 기인한 shading effect 및 image distortion 현상을 막기 위해서는 기존 Al계 전극보다 더욱 낮은 저항을 갖는 Gate 와 Source-Drain 전극재료를 적용할 필요가 있다. Cu는 여러 배선 재료 중에서도 낮은 비 저항, 우수한 내 부식특성 등의 재료적인 장점뿐만 아니라 비교적 적은 재료비로 대면적의 LCD panel 제조에 적합한 전극재료로 분류된다. 그러나, Cu는 bare glass 또는 Oxide계열의 절연체와의 계면 접합특성이 나쁘고 Si channel층과 직접 접합되었을 때에 빠른 내부 확산특성으로 인해 single layer로는 사용에 한계가 있어, barrier layer 또는 capping layer의 double layer 구조가 필요하다. MoTi, Ti, TiN/Ti, Mo(W) 등은 현재 a-Si TFTs용 Cu 전극에 대해 barrier layer로서 대표적으로 사용되는 재료이나, 일부 재료의 경우, a-IGZO TFT에 적용 시, 산화물 반도체의 계면 층과의 반응에 의해 소자 신뢰성이 저하되는 문제가 보고되고 있다. 한편, double layer 구조의 경우, 이종 재료의 etching rate 차이에 기인한 공정 마진의 감소, 산화물 반도체 박막에의 damage에 따른 수율 저하의 문제 그리고 공정의 증가에 따른 제조원가의 상승을 수반한다. 이와 같은 문제점을 해결하기 위해서는 낮은 비 저항, 우수한 계면 접합특성 및 barrier 특성뿐만 아니라 single layer 구조로도 산화물 반도체에 적용이 가능한 새로운 전극배선재료의 개발이 필요하다. 본 연구에서는 a-IGZO (In : Ga : Zn=1 : 1 : 1) 산화물 반도체를 channel 층으로 하고, 산소와의 결합에너지가 높고 Cu와 2차상의 화합물을 형성하지 않는 Ca 원소를 첨가한 Cu-Ca합금 (Ca-1.0 or 2.0at%) 을 S/D 전극으로 사용하여 TFT 소자를 제작하였다. 제작된 TFT 소자는 일반적인 LCD panel 제작 시의 passivation 공정온도(250℃ x 10min, 진공)를 적용하여 후 anneal 처리를 실시한 후, I-V 특성곡선, transfer line method (TLM), bias temperature stress (BTS) 측정을 통해 TFT 소자특성을 평가하였다. 한편, 후 anneal 처리에 따른 TFT 소자 내에서의 Ca 원소의 거동을 규명하기 위해 Secondary ion mass spectrometry (SIMS), X-ray diffraction (XRD), scanning TEM (STEM) 등의 박막의 분석을 실시하였다. Cu와 Cu-Ca의 단막을 250℃ x 10min. 의 조건에서 anneal 한 후에 XRD분석과 4probe measure를 통해 Grain size와 시트 저항을 비교하였다. 두 시편 모두, 평균 약 250um의 grain size를 나타내었으며, 100℃ 이상의 anneal 온도에서 약 2.0μΩcm의 비 저항 값이 측정되었다. 이는 anneal에 의한 activation energy로 Cu matrix 내의 Ca 원자가 grain boundary를 통해 계면으로 확산, pure Cu와 동등의 비 저항 값을 나타낸 것으로 예상된다. Cu 단막으로 S/D을 형성한 소자와 비교하여 2.0at%의 Ca를 함유한 Cu-Ca합금은 후 anneal 공정 (250℃, 10min, N2 ambient) 을 거친 후, 높은 전자 이동도: 23.75 Vs/cm2, subshreshold swing (S.S.) : 0.18V/ decade 및 Vth : 3.64V의 값을 얻을 수 있었다. 이러한 TFT 특성의 개선은 앞서 설명한 바와 같이 Cu matrix에 존재한 Ca 원자들이 Anneal 공정 시, Grain boundary를 통해 산화물 층과 S/D 계면으로 확산하여 weakly bonded oxygen과 결합하므로 defect를 감소시킴과 동시에 IGZO 산화물 계면의 산소와 결합을 통해 계면 층에서의 In 원소를 rich화 시킴으로 이동도가 증가되었다고 추정된다. Ca 원소의 거동을 좀 더 관찰하기 위해 SIMS profile을 측정한 결과, Cu-Ca 층의 Ca 원소가 S/D 전극의 계면에서뿐 만 아니라 channel층까지 일부 확산되었음을 확인할 수 있었다. 이는 Ca 원소가 In, Ga, 그리고 Zn 에 비해 상대적으로 산소와의 결합에 대한 낮은 Gibbs free energy 및 적은 원자반경을 가짐으로 내부까지 확산한 것으로 추정된다. Anneal 공정 시의 activation energy에 따른 Cu 원소의 확산에 대한 barrier 특성을 확인하기 위해 Cu 단막와 Cu-Ca 단막으로 제작된 TFT에 대해 Linear Scan TEM 분석을 실시하였다. SIMS profile의 결과와 동일하게 Cu-Ca 전극에서는 channel층까지 Ca 원소가 확산됨이 관찰되었다. 그러나 Cu 전극의 경우, Cu-Ca 전극과 비교하여 Cu 원소가 channel층으로 더욱 깊이 확산되었음을 알 수 있었다. Cu-Ca 전극과 산화물반도체 간의 contact 특성을 비교하기 위해 Mo, Cu 그리고 Cu-Ca 단막으로 TLM 시편을 제작하였으며, TFT S/D series 저항, transfer length (Lt) 그리고 유효 contact 저항 (R-eff)를 추출하여 channel 층과 Ca 원소와의 관계를 해석하였다. 상기와 같은 결과를 통해 Ca이 도핑된 Cu 합금이 ZnO 기반 산화물반도체에 대한 single layer의 S/D 전극으로 적용 가능함을 확인할 수 있었다. 한편, 높은 이동도의 산화물반도체 개발을 위해 ZnO 기반에 Sn과 In을 도핑한 ITZO 산화물반도체를 channel 층으로 하여 Cu-Ca합금을 S/D 전극으로 TFT를 제작하여 소자 특성 및 신뢰성을 검증하였다. 최적화된 소자의 제작을 통해 TFT특성을 평가한 결과, 높은 전자 이동도 : 22.86 Vs/cm2, SS : 0.707 V/decade 및 Vth : 2.604 V의 값이 얻어졌다. 상기의 결과를 통해 ZnO 기반 산화물 반도체에 대해 적정량의 Ca 원소가 첨가된 Cu 합금이 후 공정을 통해 self-barrier layer를 형성하므로 하부 막과의 우수한 접합특성 및 barrier특성을 구현할 수 있음을 검증할 수 있었다. 본 연구에 사용된 고 이동도의 ITZO channel 층과 저 저항의 Cu-Ca 합금을 S/D 전극으로 적용한 소자는 향후, 대면적, 고해상도의 LCD 패널의 제작에 있어 우수한 소자 특성뿐만 아니라 공정 단축, 생산성의 향상 및 제조원가의 절감 등의 효과를 기대할 수 있다.