하드웨어 칩기반 TRNG(Ture Random Number Generator) 설계 및 분석

Abstract

보안 시스템에서 난수는 암호 알고리즘의 비밀키 생성, 패딩비트(Padding bit)의 생성, DPA(Differential Power Analysis)의 방어를 위한 랜덤한 마스킹(Masking)값 생성, 하이딩(Hiding) 연산, OTP(One Time Password)에서의 키 생성에 쓰인다. 보안시스템에서 난수가 예측 가능하다면 보안 시스템의 키 값, 마스킹 연산 값 등 주요 요소들이 추측가능 하기 때문에 난수는 시스템의 안전성과 밀접한 관계가 있다.

난수를 생성 하는 생성기는 크게 2가지 방식이 있다. 의사 난수 생성기(PRNG, Pseudo Random Number Generator)의 경우 초기 값의 엔트로피가 높아야 안전성을 보장 받을 수 있다.하지만 결정적인 시스템에서 완벽한 랜덤 값을 생성하는 것을 불가능하기 때문에 의사 난수 생성기를 안전하다고 보기는 힘들다. 그에 반해 진성 난수 생성기(TRNG, True Random Nuber Generator)는 비예측적인 물리소스를 이용하기 때문에 생성되는 난수 값을 추측 하는 것은 불가능에 가깝다. 하지만, 하드웨어적으로 구현 되기 때문에 유연성이 떨어지고 공정과 환경에 따라 생성되는 랜덤성이 변동 되므로 랜덤성 테스트를 통한 랜덤성 검증이 필요 한다. 진성 난수 생성기는 지금까지 많은 연구를 통해 FPGA 및 ASIC 칩으로 구현 되고 난수성 테스트가 이루어 졌지만, 파워 분석에 대한 결과가 없다.

본 논문에서는 초경량 저전력 구조의 진성난수 생성기에 대해 연구 및 분석 하였다. 기존 TRNG 구조에 비해 정적 파워 소모 및 면적이 더 작고 동일한 랜덤성을 가지는 난수 값을 생성 하는 새로운 TRNG 구조를 제안한다.