스토캐스틱 아날로그-디지털 변환기의 선형성 개선 기술

Abstract

본 논문에서는 flash ADC(analog-to-digital converter)에서 별도의 오프셋 보상회로를 사용하지 않고 comparator의 input-referred 오프셋을 ADC의 transfer function으로 사용하는 stochastic flash ADC를 다루고 있다. 기존에 제안된 논문들과 달리 오프셋 분포가 입력범위 바깥에 존재하기 때문에 ADC의 동작에 사용되지 않는 comparator의 개수를 줄여 선형성을 향상시키기 위한 기술로 reference voltage swapping 구조를 제안하였다. 또한, comparator가 많이 사용되는 stochastic flash ADC의 특성상 logic gate의 수를 줄인 회로 구조를 사용함으로써 면적을 최소화하였다. 본 논문에서 제안한 stochastic flash ADC는 CMOS 65-nm 공정으로 설계 되었으며 전체 회로의 layout 면적은 1100-μm × 3000-μm이다.