2.5-GHz 기준 전압 제거된 듀티 사이클 조절기

Abstract

본 논문에서는 디스플레이용 칩인 TCON에 들어가는 Clock lane의 Duty Cycle Corrector을 설계하였다. Data rate이 높은 4K 8K 인터페이스에서 요구되는 Data rate은 5-Gbps 또는 10-Gbps로 동작하여야 한다. PAM-4 Driver의 Front-end 및 Serializer에 요구되는 클락을 만들기 위해 2.5-GHz 차동 클락(Differential Clock)으로 듀티 사이클 조절기를 설계하였다. 듀티사이클 조절기는 듀티 사이클 조절부와 듀티 사이클 검출부로 나누어진다. 듀티 사이클 조절부 구조는 인버터 타입으로 구성하였고, 코드에 따라 변화하게 되는 인버터 타입으로 32개의 켜고 꺼지는 방식으로 진행된다. 코드 하나당 3p로 증감하고 0.5% 듀티가 변하게 된다. 듀티 사이클 검출부 부분은 인버터 비교기로 설계하여 기준전압이 제거하여 설계하였습니다. 듀티 사이클 범위는 41.8%부터 58.2% 사이에서 듀티 50%을 얻게 된다. 듀티의 resolution은 1.3p error로 0.34%의 차이를 발생할 수 있다. 동작 주파수는 1.25-GHz부터 3-GHz에서 듀티 50%를 맞추게 된다. 65나노공정으로 제작되었고, 공급전압은 1V이고, 소모되는 전력은 약 32.5mW이다.