33 0

파이프라인 구조를 적용한 병렬 CRC 회로 설계

Title
파이프라인 구조를 적용한 병렬 CRC 회로 설계
Other Titles
Design of Pipelined Parallel CRC Circuits
Author
박성주
Keywords
Parallel CRC; pipeline; logic partitioning; logic-level
Issue Date
2006-11
Publisher
대한전자공학회
Citation
전자공학회논문지 - SC, v. 43, No. 6, Page. 40 - 47
Abstract
본 논문은 CRC 회로의 성능을 향상시키기 위하여 파이프라인 구조를 적용한 병렬 CRC 회로 설계 방법을 제시한다. 입력데이터의 폭이 CRC 다항식의 차수보다 큰 병렬 CRC 회로를 파이프라인 구조로 변형하기 위하여 로직을 분할하고, 파이프라인 단계의 길이를 결정하고, 각 파이프라인 단계에 레지스터를 삽입하는 알고리즘을 제시한다. 여러 가지 타입의 병렬 CRC 회로에 대해, 본 논문에서 제안한 방식이 현저하게 성능을 향상 시켰음을 알 수 있다. This paper introduces an efficient CRC logic partitioning algorithm to design pipelined parallel CRC circuits aimed at improving speed performance. Focusing on the cases that the input data width is greater than the polynomial degree, equations are derived to divide the parallel CRC logic and decide the length of the pipeline stage. Through design experiments on different types of parallel CRC circuits, we have found a significant reduction in delay by adopting our approach.
URI
http://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00781036&language=ko_KRhttp://repository.hanyang.ac.kr/handle/20.500.11754/108860
ISSN
1229-6392
Appears in Collections:
COLLEGE OF COMPUTING[E] > COMPUTER SCIENCE(소프트웨어학부) > Articles
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE