19 0

칩 및 코아간 연결선의 지연 고장 테스트

Title
칩 및 코아간 연결선의 지연 고장 테스트
Other Titles
Delay Fault Test for Interconnection on Boards and SoCs
Author
박성주
Keywords
연결선 지연 고장; 시스템 온 칩; IEEE 1149.1; IEEE 1500; 다중 클럭; Interconnect Delay Fault; SoC; Multiple Clocks
Issue Date
2007-02
Publisher
한국정보과학회
Citation
정보과학회논문지 : 시스템 및 이론, v. 34, No. 1-2, Page. 84 - 92
Abstract
본 논문은, IEEE 1149.1 및 IEEE P1500 기반의 보드 및 SoC의 연결선 지연 고장 테스트를 위한 회로 및 테스트 방법을 제안한다. IDFT 모드 시, 출력 셀의 Update와 입력 셀의 Capture가 한 시스템 클럭 간격 내에 이루어지도록 하는 시스템 클럭 상승 모서리 발생기를 구현한다. 이 회로를 이용함으로써, 단일 시스템 클럭 뿐만 아니라 다중 시스템 클럭을 사용하는 보드 및 SoC의 여러 연결선의 지연 고장 테스트를 쉽게 할 수 있다. 기존의 방식에 비해 면적 오버헤드가 적고 경계 셀 및 TAP의 수정이 필요 없으며, 테스트 절차도 간단하다는 장점을 가진다. This paper proposes an interconnect delay fault test (IDFT) solution on boards and SoCs based on IEEE 1149.1 and IEEE P1500. A new IDFT system clock rising edge generator which forces output boundary scan cells to update test data at the rising edge of system clock and input boundary scan cells to capture the test data at the next rising edge of the system clock is introduced. Using this proposed circuit, IDFT for interconnects synchronized to different system clocks in frequency can be achieved efficiently. Moreover, the proposed IDFT technique does not require any modification of the boundary scan cells or the standard TAP controller and simplifies the test procedure and reduces the area overhead.
URI
http://www.dbpia.co.kr/journal/articleDetail?nodeId=NODE00815011&language=ko_KRhttp://repository.hanyang.ac.kr/handle/20.500.11754/106277
ISSN
1229-683X
Appears in Collections:
COLLEGE OF COMPUTING[E] > COMPUTER SCIENCE(소프트웨어학부) > Articles
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE