33 0

새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로

Title
새로운 H.264/AVC CAVLC 고속 병렬 복호화 회로
Other Titles
A New H.264/AVC CAVLC Parallel Decoding Circuit
Author
신현철
Keywords
Parallel decoding; CAVLC; CAVLD; H.264
Issue Date
2008-11
Publisher
대한전자공학회
Citation
전자공학회논문지 - SD, v. 45, No. 11, Page. 35-43
Abstract
새로운 컨텍스트 기반 적응형 가변 길이 코드의 효율적인 병렬처리 기법을 개발하였다. 본 논문에서는 확장적인 병렬처리, 작은 면적, 저전력 설계를 위한 몇 가지 새로운 아이디어 제시한다. 첫 번째, 빠른 저전력 연산을 위해 메모리 방식 대신에 단순화된 논리 연산 방식으로 회로를 설계하였다. 두 번째, 효율적인 논리 연산을 위하여 코드 길이를 이용하여 코드들을 그룹 지었다. 세 번째, M 비트까지의 입력은 고속 처리를 위하여 병렬 처리하였다. 비교를 위해 M=8인 병렬 논리 연산 복호기와 대표적인 기존 방식의 복호기를 설계하여 비교하였다. 실험 결과, 제안한 기법은 고속 병렬처리가 가능하며, 같은 복호 속도 (M=8일 때, 1.57codes/cycle) 에서는 기존 방식의 복호기보다 46% 작은 면적을 사용한다.
URI
http://www.dbpia.co.kr/Journal/ArticleDetail/NODE01089963http://repository.hanyang.ac.kr/handle/20.500.11754/105109
ISSN
1229-6368
Appears in Collections:
COLLEGE OF ENGINEERING SCIENCES[E](공학대학) > ELECTRICAL ENGINEERING(전자공학부) > Articles
Files in This Item:
There are no files associated with this item.
Export
RIS (EndNote)
XLS (Excel)
XML


qrcode

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

BROWSE